| Die Version 15.0 der Designumgebung ‚Cadence(r)‘ für Leiterplatten und IC-Gehäuse von Cadence soll Designern in der Entwicklung von Leiterplatten mit Multi-Gigabit-Datenraten unterstützen. Damit steht Ingenieuren eine vollständige Umgebung für die Entwicklung und Implementierung serieller Gigabit-Schnittstellen in High-Speed-PCB-Systemen zur Verfügung, und zwar von der Simulation bis hin zur Implementierung differentieller Interconnects von Buffer-zu-Buffer. Dabei werden Constraints über die drei Systemebenen Halbleiter, IC-Gehäuse und Leiterplatte berücksichtigt. Zu den weiteren Produktivitätsverbesserungen zählen die Möglichkeit für das automatisierte Design von Stacked-Die-SiPs, eine einheitliche Umgebung für die automatische Erzeugung, Validierung und Management von Bibliothekselementen, dynamische Echtzeitfunktionen für Copper Pour, Plow und der Editierung und erweiterte Simulationsmöglichkeiten zur Verifikation von Buffer-Modellen. Die Version unterstützt Solaris-, HP-UX-, IBM-AIX-Plattformen, sowie Windows NT und 2000. |
| |
|
 |
|