<![CDATA[
<BODY>
<H1>www.duv24.net : Prozessor für Industrie- und Konsumgeräte</H1>
<P> <BR>
[<A href="/">www.duv24.net</A>] [<A href="../index.html">back</A>]
</P>
<TABLE WIDTH=100% BORDER=0 CELLSPACING=0 CELLPADDING=0>
<TR>
<TD VALIGN=top>
<TABLE WIDTH=100% BORDER=0 CELLSPACING=0 CELLPADDING=0>
<TR>
<TD VALIGN=TOP CLASS=detailBereichRedaktion>Bereich >
Redaktion
> <B><FONT color="#CC3300">Nachrichten</FONT></B></TD>
<TD ALIGN=right VALIGN=bottom CLASS=detailDatum>12.05.2004</TD>
</TR>
</TABLE>
</TD>
<TD VALIGN=top> </TD>
<TD VALIGN=top> </TD>
</TR>
<TR>
<TD VALIGN=top CLASS=detailFirma ID=topSpace>Renesas Technology Europe GmbH:</TD>
<TD VALIGN=top> </TD>
<TD VALIGN=top> </TD>
</TR>
<TR>
<TD VALIGN=top CLASS=detailTitel>Prozessor für Industrie- und Konsumgeräte</TD>
<TD VALIGN=top> </TD>
<TD VALIGN=top> </TD>
</TR>
<TR>
<TD VALIGN=top CLASS=detailSubtitel></TD>
<TD VALIGN=top> </TD>
<TD VALIGN=top> </TD>
</TR>
<TR>
<TD VALIGN=top>
<TABLE BORDER=0 CELLSPACING=0 CELLPADDING=0>
<TR>
<TD VALIGN=top CLASS=detailContent>
<TABLE WIDTH=1 BORDER=0 ALIGN=left CELLPADDING=0 CELLSPACING=0>
<TR>
<TD><IMG width=150 border=0 src="http://www.publish-industry.net/publish-industry/company-resources/publish-industry-master_1121272736.gif"></TD>
</TR>
<TR>
<TD CLASS=detailBildunterschrift>32-Bit-SuperH-Mikroprozessor mit großer SRAM- und Cache-Kapazität für Industrie- und Konsumprodukte</TD>
</TR>
</TABLE>
Der SH7641 ist ein 32-Bit-Super-H-RISC-Mikroprozessor von Renesas, der über 144 kB SRAM und 16 kB Cache-Speicher verfügt. Dank der multifunktionsfähigen Timer-Einheit für Motorsteuerungsaufgaben kommt dieser Prozessor für den Einsatz in industriellen Produkten wie etwa AC-Servoantrieben, Wechselrichtern, Verkaufsautomaten und Überwachungskameras ebenso in Betracht wie für Büroautomations- und Konsumgeräte. Der Mikroprozessor basiert auf dem CPU-Core SH3-DSP. Bei maximal 100 MHz Taktfrequenz erreicht er eine CPU-Performance von 130 MIPS und eine DSP-Verarbeitungsleistung von 200 MOPS. Der SRAM-Speicher unterstützt Lese- und Schreibzugriffe in jeweils einem Zyklus, wodurch sich der Aufwand an Lese- und Schreibzyklen minimieren lässt.</TD>
</TR>
<TR>
<TD CLASS=detailQuelle> </TD>
</TR>
</TABLE>
</TD>
<TD WIDTH=28 VALIGN=top><IMG NAME="" SRC=/pi/spacer.gif WIDTH=1 HEIGHT=1 ALT=""></TD>
<TD WIDTH=174 VALIGN=top></TD>
</TR>
<TR>
<TD VALIGN=top><IMG NAME="" SRC=/pi/spacer.gif WIDTH=393 HEIGHT=1 ALT=""></TD>
<TD WIDTH=28 VALIGN=top><IMG NAME="" SRC=/pi/spacer.gif WIDTH=28 HEIGHT=1 ALT=""></TD>
<TD WIDTH=174 VALIGN=top><IMG NAME="" SRC=/pi/spacer.gif WIDTH=174 HEIGHT=1 ALT=""></TD>
</TR>
</TABLE>
<P><I>Diese Seite wurde am 25.09.2004, 13:13 Uhr aktualisiert</I></P>
</BODY>
]]>