| Bei der Scalable-Verification-Plattform von Mentor Graphics wird die Unterstützung von Standards, neue Werkzeuge und eine Design-for-Verification-Methodik zusammengeführt um zeitintensive funktionale Verifikationszyklen zu verkürzen und kostspielige IC-Redesigns zu vermeiden. Sie beinhaltet Produktoptimierungen, die es erlauben, Verifikation bereits in den frühen Stadien eines Designs zu betreiben. Die Plattform hat als Herzstück den weiterentwickelten Model-Sim-Simulator, der eine Verifikations- und Debuggingumgebung für komplexe SoC-Designs zur Verfügung stellt. Sie unterstützt die existierenden und in der Entwicklung begriffenen Designsprachen wie Verilog 2001, VHDL, System Verilog, System C 2.0.1 und die Property Specification Language 1.0. Die Plattform beinhaltet eine neue Version der Emulationswerkzeuge V Station PRO und V Station TBX. |
| |
|
 |
|