<![CDATA[
<BODY>
<H1>www.duv24.net : H. Mauersberger: "Allgemeingültige Lösung für die Verifikation von SOCs ist nicht verfügbar"</H1>
<P> <BR>
[<A href="/">www.duv24.net</A>] [<A href="../index.html">back</A>]
</P>
<TABLE WIDTH=100% BORDER=0 CELLSPACING=0 CELLPADDING=0>
<TR>
<TD VALIGN=top>
<TABLE WIDTH=100% BORDER=0 CELLSPACING=0 CELLPADDING=0>
<TR>
<TD VALIGN=TOP CLASS=detailBereichRedaktion>Bereich >
Redaktion
> <B><FONT color="#CC3300">Fachbeiträge</FONT></B></TD>
<TD ALIGN=right VALIGN=bottom CLASS=detailDatum>10.12.2003</TD>
</TR>
</TABLE>
</TD>
<TD VALIGN=top> </TD>
<TD VALIGN=top> </TD>
</TR>
<TR>
<TD VALIGN=top CLASS=detailFirma ID=topSpace>Pro Design Electronic- und CAD-Layout GmbH:</TD>
<TD VALIGN=top> </TD>
<TD VALIGN=top> </TD>
</TR>
<TR>
<TD VALIGN=top CLASS=detailTitel>H. Mauersberger: "Allgemeingültige Lösung für die Verifikation von SOCs ist nicht verfügbar"</TD>
<TD VALIGN=top> </TD>
<TD VALIGN=top> </TD>
</TR>
<TR>
<TD VALIGN=top CLASS=detailSubtitel>Kommentar aus dem D&V TOOL GUIDE 2004</TD>
<TD VALIGN=top> </TD>
<TD VALIGN=top> </TD>
</TR>
<TR>
<TD VALIGN=top>
<TABLE BORDER=0 CELLSPACING=0 CELLPADDING=0>
<TR>
<TD VALIGN=top CLASS=detailContent>
<TABLE WIDTH=1 BORDER=0 ALIGN=left CELLPADDING=0 CELLSPACING=0>
<TR>
<TD><IMG width=150 border=0 src="http://www.publish-industry.net/publish-industry/company-resources/publish-industry-master_1720865197.gif"></TD>
</TR>
<TR>
<TD CLASS=detailBildunterschrift>Dipl. Ing. HEIKO MAUERSBERGER, Geschäftsführer, ProDesign Electronic & CAD-Layout GmbH</TD>
</TR>
</TABLE>
Die Entwicklung und die Verifikation von ASICs ist ein Paradebeispiel für komplexe Systeme, welche eine Vielzahl von Bereichen miteinander vereinigen. Ein typisches ‚System on Chip‘ (SoC) für Multimediaanwendungen (z.B. Set top Box) umfasst analoge und digitale Komponenten, die entweder neu erstellt oder in Form von IPs (Intellectual Properties) miteinander kombiniert werden. Nicht zu vernachlässigende Bestandteile sind Softwarekomponenten, wie Treiber, Bibliotheken und Anwendersoftware. Nicht selten besitzen solche Projekte Entwicklungslaufzeiten von mehr als zwei Jahren. Solche ASICs liegen bei einer Größenordnung von ca. 10 Millionen ASIC-Gates. Je nach Fertigungstechnologie kann alleine die Herstellung von Chip-Prototypen 1 Million Dollar überschreiten.<br><br>Eine der größten Herausforderungen solcher Projekte ist neben den Entwurf, die Verifikation des gesamten Systems. Wesentliche Ziele sind dabei, Redesigns zu vermeiden oder zumindest deren Anzahl zu reduzieren sowie die Entwicklungszeit im Gesamten zu reduzieren. Angesichts der immer kürzer werdenden Produktzyklen ist gerade letzteres für den Erfolg des Produktes entscheidend. Dabei spielt das Parallelisieren von Teilabschnitten der Entwicklung eine maßgebliche Rolle. Beispielsweise stellt sich die Frage, inwieweit können Treiber und Teile der Anwendungssoftware implementiert werden, ohne das entgültige Silizium physikalisch vorliegt.<br><br>Genau an dieser Stelle liegen die Herausforderungen der Tools für die Entwicklung von Hardware und Software. Es geht heutzutage neben der Leistungsfähigkeit der einzelnen Werkzeuge hauptsächlich um deren nahtlose Integration in den gesamten Entwicklungsprozess. Es geht um Fragen, wie kann man schon frühzeitig Teile des Designs in realer Umgebung verifizieren, wie können Teile des Designs bzw. entsprechende Modelle Softwareentwicklern zu Verfügung gestellt werden, bevor der erste Chip existiert? Wie erfolgt der Datenaustausch zwischen den einzelnen Entwicklungsteams am effektivsten? Und vor allem: Wie können die verschiedenen Entwicklungswerkzeuge nahtlos in den Entwicklungsprozess integriert werden? <br><br>Eine allgemeingültige Antwort gibt es nicht. Zu verschieden sind die Design- und Projektflows in den einzelnen Firmen. Die vorliegende Tool Guide stellt jedoch eine Basis zur Beantwortung dieser Fragen dar, um die richtigen Werkzeuge für die erfolgreiche Realisierung der eigenen Projekte zu finden <a href="http://www.publish-industry.net/media/design-verification/dvtg2004/tg0404.pdf" target="_blank">Vollbeitrag als PDF</a></TD>
</TR>
<TR>
<TD CLASS=detailQuelle> </TD>
</TR>
</TABLE>
</TD>
<TD WIDTH=28 VALIGN=top><IMG NAME="" SRC=/pi/spacer.gif WIDTH=1 HEIGHT=1 ALT=""></TD>
<TD WIDTH=174 VALIGN=top></TD>
</TR>
<TR>
<TD VALIGN=top><IMG NAME="" SRC=/pi/spacer.gif WIDTH=393 HEIGHT=1 ALT=""></TD>
<TD WIDTH=28 VALIGN=top><IMG NAME="" SRC=/pi/spacer.gif WIDTH=28 HEIGHT=1 ALT=""></TD>
<TD WIDTH=174 VALIGN=top><IMG NAME="" SRC=/pi/spacer.gif WIDTH=174 HEIGHT=1 ALT=""></TD>
</TR>
</TABLE>
<P><I>Diese Seite wurde am 25.09.2004, 13:13 Uhr aktualisiert</I></P>
</BODY>
]]>