H. Tietze: "Boundary Scan in der Designphase, der Fertigung und im Serviceinsatz"

<BODY> <H1>www.duv24.net : H. Tietze: "Boundary Scan in der Designphase, der Fertigung und im Serviceinsatz"</H1> <P> <BR> [<A href="/">www.duv24.net</A>] [<A href="../index.html">back</A>] </P> <TABLE WIDTH=100% BORDER=0 CELLSPACING=0 CELLPADDING=0> <TR> <TD VALIGN=top> <TABLE WIDTH=100% BORDER=0 CELLSPACING=0 CELLPADDING=0> <TR> <TD VALIGN=TOP CLASS=detailBereichRedaktion>Bereich > Redaktion > <B><FONT color="#CC3300">Fachbeiträge</FONT></B></TD> <TD ALIGN=right VALIGN=bottom CLASS=detailDatum>02.11.2001</TD> </TR> </TABLE> </TD> <TD VALIGN=top> </TD> <TD VALIGN=top> </TD> </TR> <TR> <TD VALIGN=top CLASS=detailFirma ID=topSpace>GÖPEL electronic GmbH:</TD> <TD VALIGN=top> </TD> <TD VALIGN=top> </TD> </TR> <TR> <TD VALIGN=top CLASS=detailTitel>H. Tietze: "Boundary Scan in der Designphase, der Fertigung und im Serviceinsatz"</TD> <TD VALIGN=top> </TD> <TD VALIGN=top> </TD> </TR> <TR> <TD VALIGN=top CLASS=detailSubtitel>Sinnvolle Anwendung des Testverfahrens</TD> <TD VALIGN=top> </TD> <TD VALIGN=top> </TD> </TR> <TR> <TD VALIGN=top> <TABLE BORDER=0 CELLSPACING=0 CELLPADDING=0> <TR> <TD VALIGN=top CLASS=detailContent> <TABLE WIDTH=1 BORDER=0 ALIGN=left CELLPADDING=0 CELLSPACING=0> <TR> <TD><IMG width=150 border=0 src="http://www.publish-industry.net/publish-industry/company-resources/publish-industry-master_1935300139.jpg"></TD> </TR> <TR> <TD CLASS=detailBildunterschrift></TD> </TR> </TABLE> Aufgrund des stärkeren Bestrebens, mehr Funktionalität auf einem immer kleineren Raum unterzubringen, ist es notwendig, immer ausgefeiltere Teststrategien zum Einsatz zu bringen. Durch den steigenden Einsatz von z.B. BGAs und µBGAs kann eine Elektronikfertigung nicht mehr mit herkömmlichen Testverfahren eine gleich bleibende bzw. eine höhere Testabdeckung gewährleisten.<BR><BR>Mit normalen, reinen adaptergebundenen MDA-, ICT-Testsystemen oder auch Flying-Probe- Testsystemen sinkt die Fehlerabdeckung, wenn hochkomplexe Schaltkreise eingesetzt werden. Des Weiteren verursachen diese Bauteile aufgrund ihrer neuen Gehäuseformen ein anderes Fehlerspektrum für den Fertiger. Es ist heute wichtiger denn je, dass man sich nicht erst im Fertigungsprozess die Testbarkeit der Baugruppe überlegt. Das Design- for-Testability nimmt einen erheblich höheren Stellenwert ein als noch vor geraumer Zeit. Um diese Anforderungen von der Entwicklung über die Fertigung bis zum Feldeinsatz sicher und zuverlässig erfüllen zu können, müssen innovative und flexible Testverfahren eingesetzt werden. In diesem Fachartikel wird beispielhaft das Boundary-Scan-Verfahren (BS) als Möglichkeit für die Elektronikfertigung, die Testprobleme zu lösen, vorgestellt.<BR><BR>Kosten und Time-to-Market<BR><BR>Die Elektronikentwicklung steht mehr und mehr vor dem Problem, immer schneller komplexere Baugruppen auf einer kleineren Fläche unterbringen zu müssen. Gleichzeitig unterliegen die Produkte einem sehr aggressiven Kos- tendruck. Bei normalen Testverfahren wie z.B. dem In-Circuit-Test steigt proportional zum Design der Testaufwand und somit steigen die Kosten für den Test. Ebenso wichtig ist, mit dem richtigen Time-to-Market-Konzept für seine Produkte auf dem Markt zu erscheinen. Kann Boundary Scan für diese Problematik eine sinnvolle Hilfe sein?<BR><BR>Boundary Scan, Design, Test und Programmieren<BR><BR>Heute stehen dem Anwender eine Vielzahl von verschiedenen Schaltkreisen mit einer integrierten BS-Struktur zur Verfügung und monatlich erscheinen weitere dazu. Dabei reicht die Palette vom einfachen Standard-Schaltkreis über Bustreiber bis zu Mikro- oder digitalen Signal- Prozessoren. Das Ziel, nur scanfähige Bauelemente auf einer Baugruppe vorzufinden, ist derzeit noch Utopie und wird es wohl auch bleiben. Doch auch wenn sich nur ein BSSchaltkreis auf einer Baugruppe befindet, ist es sinnvoll, dafür einen Test zu generieren. Das Boundary-Scan-Verfahren (BS) wurde 1990 im IEEE-1149.1-Standard festgelegt. Dieser serielle 4- bzw. 5-Draht-Bus stimuliert und fragt die Testzellen innerhalb einzelner scanfähiger Bauteile ab. Um BS anwenden zu können, muss neben der Anwesenheit von scanfähigen Bauteilen auch der BS-Bus (Testbusverbindung untereinander) auf der Baugruppe existieren. Die am häufigsten auftretenden Fertigungsfehler sind Lötfehler mit über 50 %. D.h. obwohl die einzelnen Stufen eines jeden Fertigungsprozesses immer stärker optimiert und neue Technologien eingesetzt werden, stellen sich die Lötfehler als größte Fehlergruppe dar. Ein starker Einfluss auf dieses Fehlerbild ergibt sich durch die Verarbeitung von immer kleineren Bauteilformen, wie z.B. 0201-Gehäuseformen, und immer kleineren Pitch-Abständen oder komplexeren Schaltkreisen wie µBGAs. Die Bestückfehler treten mit etwa 32 % als die zweitgrößte Fehlergruppe in Erscheinung. Reelle Bauteilfehler für analoge Bauteile liegen unter 10 %, bei digitalen Bauteilen sogar bei unter 1 %. Der Rest der Fertigungsfehler, wie z.B. Einpresstechnik von Steckern, wird mit etwa 4 % angegeben. Der steigende Einsatz von immer hochkomplexeren Bauteilen, wie z.B. BGAs oder µBGAs mit weit über 1000 Pins, stellt für einen MDA oder ICT, mit oder ohne Adapter, eine unlösbare Aufgabe dar. Der Einsatz von BS-fähigen Schaltkreisen sowie der Testbusverbindung dieser Schaltkreise untereinander ermöglicht es dem Anwender, schon in der Designphase eine Schaltungsverifikation der Baugruppen durchzuführen. Durch diese frühe Überprüfung der Schaltung werden Designfehler, wie z.B. &sbquo;einen Ausgang auf Ground verschaltet‘, erkannt oder welche Netze nicht bzw. nur teilweise erreichbar sind. Somit kann sichergestellt werden, dass es zu keiner Reduzierung der maximal möglichen Testbarkeit kommt. In dieser Phase können alle automatisch generierbaren Tests wie Infrastruktur-, Interconnection-, RAMund Flash-Test erzeugt werden. Die für die Designverifikation generierten Testprogramme werden während des ganzen Produktlebenszyklus weiter verwendet und gegebenenfalls erweitert. Somit kommt es zu einer Wiederverwendbarkeit der einzelnen Prozeduren und einer effizienten Ausnutzung der eingesetzten Geldmittel und Ressourcen. Dieses kann dazu führen, dass es zu einer Aufteilung der Testkosten über die Bereiche Entwicklung, Fertigung und Service bzw. Feldeinsatz kommt, was bei den meisten herkömmlichen Testverfahren nicht möglich ist. Neben diesen &sbquo;Testaufgaben‘ bietet BS dem Anwender sowohl in der Prototypenfertigung als auch in der Produktion wie auch später im Feldeinsatz die Möglichkeit, Flashs und PLD/FPGAs zu programmieren. Es können jederzeit z.B. &sbquo;Firmware‘ und &sbquo;Updates‘ überspielt werden. Derzeit ist es möglich, Flashs und PLD/FPGAs mit einer TCK-Frequenz von 25 bis 30 MHz, abhängig vom Design, zu programmieren und das mit bis zu acht Baugruppen gleichzeitig. Es sollte darauf geachtet werden, dass im Schaltungsdesign zum einen Schaltkreise eingesetzt werden, die eine geringe Anzahl von &sbquo;Schaltzugriffen‘ verlangen, und zum anderen das Ready/ Busy-Signal mit abgefragt werden kann, damit ein Rücklesen des Speicherinhaltes sichergestellt ist. Diese Integration in die Baugruppenentwicklung stellt bereits in einer sehr frühen Phase des Designs sicher, dass die optimale Prüfabdeckung und Performance erreicht werden kann. BS stellt sich als Werkzeug für die Beherrschung der Testprobleme dar. Leistungsstarke Software- Werkzeuge helfen dem Anwender über die Schwierigkeiten hinweg und handhaben die Eigenheiten des Testbusses sowie das Reglement der Zustandsmaschine. Das Wichtigste dafür ist eine leistungsfähige und sehr flexible, anwenderfreundliche Software, die über einen automatischen Programmgenerator verfügt. Während der Designphase ist es dem Entwickler sehr wichtig, eine schnelle und einfache Verifikation der Schaltung durchführen zu können. Hingegen ist es für die Fertigung ein Muss, ein schnelles Testverfahren einzusetzen, welches eine genaue Fehleranalyse bietet. Im Service/ Feldeinsatz ist ein einfaches und kompaktes Testsystem, wie z.B. ein Notebook mit einem USB-BS-Controller, von Vorteil. All diese Anforderungen können durch Boundary Scan und den konsequenten Einsatz in allen Phasen eines Produktes sichergestellt werden. Heutzutage stehen die verschiedenen BS-Controller für die unterschiedlichen Plattformen und Einsatzgebiete , wie z.B. PCI, PXI, VXI, PCMCIA, USB, Ethernet und zusätzliche Power- und I/OModule, dem Kunden zur Verfügung. Boundary Scan kann natürlich nicht das ganze Fehlerspektrum abdecken, speziell die analogen Fertigungs- und Baugruppenfehler sind nicht testbar. Deshalb bietet es sich an, den BS-Test mit einem anderen Messverfahren zu kombinieren. Die Kombination mit einem In-Ciruit-, MDA- oder auch einem Funktionstestsystem führt neben einer höheren Testabdeckung auch zu einer Kosteneinsparung für den Adapter. Das kommt daher, weil der BS-Test einen Teil des digitalen Tests mit abdeckt und somit einerseits z.B. das In-Circuit-Testprogramm verkleinert werden kann oder andererseits ein Adapter mit weniger Nadeln gefertigt zu werden braucht. Bei der Integration in ein Flying-Probe-Testsystem kommt es ebenso zu einer weiteren Steigerung der Testabdeckung, wobei als Besonderheit noch die &sbquo;Virtuellen BS-Zellen‘ anzusehen sind, die frei verfahrbaren Prüfnadeln generiert werden. BS wird in der Zukunft sicher mehr und mehr auch für die ATE-Hersteller zu einem normalen Bestandteil ihrer Teststrategien gehören, wie es derzeit etwa eine Kurzschlussmessung auf der Baugruppe ist.<BR><BR>Zusammenfassung<BR><BR>Erst wenn von Beginn der Produktentwicklung an ein konzeptionelles und testbares Design angestrebt und verwirklicht wird, entstehen für die weiteren Stufen eines Produktes die notwendigen Voraussetzungen für die Produktion und den Service/Feldeinsatz. Fehler oder Nachlässigkeiten führen schnell zu einem reduzierten Test oder gar zu nicht testbaren Baugruppen. Die technischen Voraussetzungen und Kosten, wie z.B. BS-fähige Bauteile oder ein BSTestsystem, sind gering im Vergleich zu den gravierenden Vorteilen, die diese Technologie einem Anwender bietet. Boundary Scan stellt dem Anwender aufgrund seiner großen Flexibilität und Einsatzfähigkeit eine kostengünstige und leistungsstarke Lösung für den Produktlebenszyklus einer Baugruppe zur Verfügung. Aufgrund von ständigen Weiterentwicklungen der Bauteilhersteller kommt es zu einer stetig wachsenden Anzahl von BS-fähigen Bauteilen, was gleichzeitig zu einer weiteren Verbreiterung des BS-Standards führt. Boundary Scan bietet nicht nur die Möglichkeit, frühzeitig eine Designverifizierung durchzuführen und dadurch auch für die Fertigung eine wichtige Voraussetzung der Testability bereitzustellen, sondern ermöglicht es dem Anwender auch, Schaltkreise on-board zu programmieren sowie von Firmware im Feld zu aktualisieren. Boundary Scan stellt sich als sinnvolles Tool für die Elektronikfertigung heutzutage und in der Zukunft dar. <BR><BR>Abb. 1: Die verschiedenen BS-Tests: Infrastructure Test, Testbus Interconnection, TAP, Bauteil-Identifikation; Interconnection Test, BS-Netze, BS-Zellen, Bonddraht;Bauteil-Test, Functional Core von BS-Bauteilen, BS-Zellen; Clustertest, Nicht-BS-Bauteile und -Netze, BS-Zellen, Bonddraht<BR><BR>Abb. 2: Fehlerübersicht (Quelle: Kundeninformation)<BR><BR>Literatur<BR><BR>[1] IEEE Std 1149.1-1990, IEEE Standard Test Access Port and Boundary-Scan Architecture, IEEE ComputerSociety, IEEE Standards Boards, 1990<BR><BR>[2] Strategien zur wirtschaftlichen Produktion von elektronischen Baugruppen, Leuze Verlag 1999, ISBN 3-87480-149-7<BR><BR>[3] Boundary Scan Instrumentation Catalog, Göpel electronic GmbH, 2000<BR><BR>Tabelle: BS-Einsatz für die Produktzyklen<BR><BR>more @ click DV61401<a name="toolbox"></a ></TD> </TR> <TR> <TD CLASS=detailQuelle> </TD> </TR> </TABLE> </TD> <TD WIDTH=28 VALIGN=top><IMG NAME="" SRC=/pi/spacer.gif WIDTH=1 HEIGHT=1 ALT=""></TD> <TD WIDTH=174 VALIGN=top></TD> </TR> <TR> <TD VALIGN=top><IMG NAME="" SRC=/pi/spacer.gif WIDTH=393 HEIGHT=1 ALT=""></TD> <TD WIDTH=28 VALIGN=top><IMG NAME="" SRC=/pi/spacer.gif WIDTH=28 HEIGHT=1 ALT=""></TD> <TD WIDTH=174 VALIGN=top><IMG NAME="" SRC=/pi/spacer.gif WIDTH=174 HEIGHT=1 ALT=""></TD> </TR> </TABLE> <P><I>Diese Seite wurde am 25.09.2004, 13:12 Uhr aktualisiert</I></P> </BODY>