| Thema dieses Beitrags ist ein Hardware-Controller zur Reduzierung der aktiven Leistungsaufnahme von Standardzellen- ASICs.Dies geschieht durch Absenken der Versorgungsspannung auf den für die angestrebte Performance zulässigen Minimalwert. Der in die Applikation integrierte Hardware-Controller besteht aus einem Hardware- Performance-Monitor, Steuerungslogik und einer seriellen Interface-Logik. Gemeinsam bilden diese Funktionen eine Regelschleife, die die Geschwindigkeit der Applikation reguliert.Mit einem standardmäßigen 0,18µm-CMOS-Prozess implementierte man einen Chip, der den Controller sowie einen Videoprozessor enthält. In Versuchen mit diesem Baustein variierte die Taktfrequenz zwischen 6 MHz und 48 MHz, während sich die Versorgungsspannung zwischen 1,2 V und 1,8 V bewegte. Abgerundet wird der Beitrag durch Simulationsergebnisse für ein System auf der Basis eines 0,13-µm-Prozesses. Vollbeitrag als PDF |
| |
|
 |
|