<![CDATA[
<BODY>
<H1>www.duv24.net : G. Mortensen: &bdquo;Geprüfte Sparmodelle"</H1>
<P> <BR>
[<A href="/">www.duv24.net</A>] [<A href="../index.html">back</A>]
</P>
<TABLE WIDTH=100% BORDER=0 CELLSPACING=0 CELLPADDING=0>
<TR>
<TD VALIGN=top>
<TABLE WIDTH=100% BORDER=0 CELLSPACING=0 CELLPADDING=0>
<TR>
<TD VALIGN=TOP CLASS=detailBereichRedaktion>Bereich >
Redaktion
> <B><FONT color="#CC3300">Fachbeiträge</FONT></B></TD>
<TD ALIGN=right VALIGN=bottom CLASS=detailDatum>11.05.2004</TD>
</TR>
</TABLE>
</TD>
<TD VALIGN=top> </TD>
<TD VALIGN=top> </TD>
</TR>
<TR>
<TD VALIGN=top CLASS=detailFirma ID=topSpace>National Semiconductor GmbH:</TD>
<TD VALIGN=top> </TD>
<TD VALIGN=top> </TD>
</TR>
<TR>
<TD VALIGN=top CLASS=detailTitel>G. Mortensen: „Geprüfte Sparmodelle"</TD>
<TD VALIGN=top> </TD>
<TD VALIGN=top> </TD>
</TR>
<TR>
<TD VALIGN=top CLASS=detailSubtitel>Spannungsskalierung ermöglicht das Design stromsparender SoC-Produkte</TD>
<TD VALIGN=top> </TD>
<TD VALIGN=top> </TD>
</TR>
<TR>
<TD VALIGN=top>
<TABLE BORDER=0 CELLSPACING=0 CELLPADDING=0>
<TR>
<TD VALIGN=top CLASS=detailContent>
<TABLE WIDTH=1 BORDER=0 ALIGN=left CELLPADDING=0 CELLSPACING=0>
<TR>
<TD><IMG width=150 border=0 src="http://www.publish-industry.net/publish-industry/company-resources/publish-industry-master_1286301358.jpg"></TD>
</TR>
<TR>
<TD CLASS=detailBildunterschrift>Stromspartechnologien wie das geregelte AVS-System mit Advanced Power Controller, PowerWise Interface und Power Management-Unit sorgen automatisch für die minimal zulässige Betriebsspannung bei definierten Prozessbedingungen.</TD>
</TR>
</TABLE>
Beim Systemdesign rückt die Ausrichtung auf eine geringst mögliche Leistungsaufnahme immer mehr in den Vordergrund. Ein Absenken der Verlustleistung von System-on-Chip- (SoC) Recheneinheiten in Embedded- Systemen lässt sich sowohl mit einer ungeregelten dynamischen als auch mit einer geregelten adaptiven Skalierung der Versorgungsspannung erreichen. Der vorliegende Artikel diskutiert die gemessene Verlust-leistungs- Ersparnis durch adaptive Spannungs-Skalierung bei einem Mikrocontroller-Chip in 130 nm-CMOS-Technologie sowie die simulierte, durch dynamische bzw. adaptive Spannungs-Skalierung herbeigeführte Senkung der Verlustleistung bei CMOS-Prozessen mit 130 nm und 90 nm-Geometrie <a href="http://www.duv24.net/media/design-verification/dvmai2004/dv054802.pdf" target="_blank">Vollbeitrag als PDF</a></TD>
</TR>
<TR>
<TD CLASS=detailQuelle> </TD>
</TR>
</TABLE>
</TD>
<TD WIDTH=28 VALIGN=top><IMG NAME="" SRC=/pi/spacer.gif WIDTH=1 HEIGHT=1 ALT=""></TD>
<TD WIDTH=174 VALIGN=top></TD>
</TR>
<TR>
<TD VALIGN=top><IMG NAME="" SRC=/pi/spacer.gif WIDTH=393 HEIGHT=1 ALT=""></TD>
<TD WIDTH=28 VALIGN=top><IMG NAME="" SRC=/pi/spacer.gif WIDTH=28 HEIGHT=1 ALT=""></TD>
<TD WIDTH=174 VALIGN=top><IMG NAME="" SRC=/pi/spacer.gif WIDTH=174 HEIGHT=1 ALT=""></TD>
</TR>
</TABLE>
<P><I>Diese Seite wurde am 25.09.2004, 13:13 Uhr aktualisiert</I></P>
</BODY>
]]>