

# Logikgehäuselösungen für mobile Anwendungen

Die neue Generation an Gehäuseoptionen, durch die sich der Platzbedarf auf der Platine erheblich reduziert

Platz ist gerade in mobilen Geräten Mangelware. Daher führen gegenwärtig viele Anbieter von Logikbausteinen eine neue Generation von Gehäuseoptionen ein, durch die sich der Platzbedarf auf der Platine erheblich reduziert. SHAWN COHEE, MICHAEL GRÖNEBAUM



Größenvergleich zwischen WCSP-Gehäuse und 1-Euro-Cent Münze




SHAWN COHEE (BSEE) ist Produktmarketing-Manager im Bereich Standard Linear und Logik von Texas Instruments in Sherman

Dipl.-Ing. MICHAEL GRÖNEBAUM ist Produktmarketing-Manager im Bereich Standard Linear und Logik von Texas Instruments in Freising, Deutschland

**KONTAKT**  
T +49/8161/803311  
epic@ti.com

**D**ie von derzeit zahlreichen Herstellern genutzten Logikfunktionen besitzen nach heutigen Maßstäben bereits kleine Gehäuse. So hat etwa die Gehäuseform SC-70, die in Einzelgatterschaltungen mit Little-Logic-Technologie häufig zu finden ist, eine Grundfläche von nur 4,2 mm<sup>2</sup>. Diese Gehäuse mögen zwar aufgrund ihrer Größe, Fertigungseignung und Zuverlässigkeit für heutige Schaltungsentwürfe ideal sein – Designs der nächsten Generation erfordern jedoch kompaktere Optionen mit denselben Vorzügen. Gängige Schlagworte in der Branche nennen Fertigungseignung,

Testfähigkeit, Zuverlässigkeit und sogar den Preis als Hemmschwellen beim Übergang auf Logikbausteine mit geringerer Grundfläche. Hersteller von Logikbausteinen erfüllen Gehäuseanforderungen für ein großes Sortiment von Bitbreiten, von Einzelgattern bis hin zu 32-Bit-Bausteinen, mit kompakteren Gehäusegrundflächen. Gleichzeitig bieten sie neue Gehäusegenerationen an und propagieren diese Gehäuse als Industriestandard für Logikgehäuse. Zu diesen modernen Gehäuseoptionen gehören unter anderem BGA (Ball Grid Array), QFN (Quad Flat No-Lead) und WCSP (Wafer Chip Scale Packaging).



LFBGA vereint zwei 16-Bit-Logikfunktionen zu einer 32-Bit-Funktion.

### BGA (Ball Grid Arrays)

Der Übergang auf LFBGA (Low-Profile Fine-Pitch Ball Grid Array) und VFPGA (Very Low-Profile Fine-Pitch Ball Grid Array) Gehäuse ist bereits zu einem gewissen Grad im Gange. Verschiedene Hersteller haben die-

sem Gehäuse bereitwillig den Vorzug gegenüber dem alten Industriestandard gegeben. Viele Entwickler sehen in chipflächengroßen BGA-Gehäusen (Die Size BGA) die ideale Lösung im Hinblick auf Kostensenkung und Miniaturisierung. Diese Gehäuse bieten gegenüber Lead-Frame-basierten Gehäusen


enorme Platzersparnisse, ohne die Systemkosten nennenswert zu erhöhen.

Das LFBGA-Gehäuse mit 96 und 114 Balls vereint zwei 16-Bit-Logikfunktionen in einem IC. Designer können den Vorteil einer einzigen 32-Bit-Logikfunktion in einem LFBGA-Gehäuse nutzen. Mit einem Rastermaß von 0,8 mm erlaubt diese Bauform nicht nur die einfache Leiterbahnführung, sondern bietet auch eine um 50 Prozent höhere Wärmeableitung und eine um 48 Prozent niedrigere Induktivität gegenüber TSSOP (Thin Shrink-Small Outline Package). Während der Einführung des Gehäuses in den 90er Jahren vereinbarten Texas Instruments, Philips und IDT dieselben Logikfunktionen und Gehäuse-Pinouts anzubieten. Dies eröffnete echte Alternativen für Logikbausteine im LFBGA-Gehäuse. Dies ermöglichte es den Kunden, ihren Produktionsbedarf über mehrere Kanäle abzudecken und förderten damit die Akzeptanz für LFBGA.

Im Jahr 2000 wurden Logikfunktionen im VFPGA-Gehäuse eingeführt, um bei kompakten Gehäusen die Lücke für 16- und 18-Bit-Logikfunktionen zu schließen. Damals wurden Logikbausteine in den größeren Gehäuseformen SSOP (Shrink Small-Outline Package) und TSSOP in portablen Applikationen eingesetzt, wo ihr Platzbedarf zu Lasten der Core-Prozessoren und anderer wichtiger Funktionen ging. Mit der zunehmenden Integration einer größeren Anzahl "intelligenter" Applikationen in den Designs wurde es immer schwieriger, Logikfunktionen mit großer Bitbreite in gleich großen oder kleineren Formfaktoren zu implementieren. Mit einer Grundfläche von nur 31,5 mm<sup>2</sup> trug das VFPGA-Gehäuse dazu bei, diese gewünschten Formfaktoren zu erreichen: Im Vergleich zu den 108 mm<sup>2</sup> des TSSOP-Gehäuses bedeutet dies eine Reduzierung des Platzbedarfs um

Anzeige

### Sample Board Layout for Single-Layer Routing (Top View)



QFN unterstützt Flow-Through-Architektur.

70 bis 75 Prozent. Ebenso wie das LFBGA-Gehäuse bietet auch das VFBGA verbesserte elektrische und thermische Eigenschaften gegenüber TSSOP.

### QFN (Quad Flat No-Lead Package)

Die neueste Gehäuseentwicklung im Logikbereich ist das QFN-Gehäuse. Viele Hersteller von Logikbausteinen bieten ihre Gatter- und 8-Bit-Logikfunktionen in QFN-Gehäusen mit 20, 16 oder 14 Pins an.

Für mobile Applikationen ist das QFN-Gehäuse eine optimale Wahl, vor allem wegen seines erheblich reduzierten Platzbedarfs. Das 20-polige QFN hat mit 15,75 mm<sup>2</sup> eine um 62 Prozent geringere Grundfläche als das 20-polige TSSOP. Das QFN-Gehäuse besitzt neben peripheren Terminal-Pads an allen vier Seiten ein exponiertes Die-Pad in der Mitte des Bausteins, was bessere mechanische und thermische Eigenschaften ermöglicht. Ferner ist das Gehäuse auch zur Unterstützung von Flow-Through-Architektur konzipiert, weil sich das Signal der oberen und unteren Pins unter dem Gehäuse führen lässt. Darüber hinaus ermöglicht das QFN durch die Beibehaltung des konventionellen Pinouts einen reibungslosen Übergang von älteren Logikgehäusen wie etwa TSSOP, SOIC und PDIP. Mit einer Höhe von 1,00 mm erfüllt das Gehäuse die strengsten Höhenanforderungen für portable Applikationen. Natürlich ist der Größenvorteil allein noch kein Grund, auf ein völlig neues Gehäuse umzusteigen.

Vielmehr sind bei der Entscheidung über die Einführung der neuen Gehäuse auch andere Faktoren zu berücksichtigen, etwa alternative Anbieter, Zuverlässigkeit, Fertigungseignung und Technologie-Angebote. Als Logik-Her-

steller im Jahr 2001 erstmals ihre Bausteine im QFN-Gehäuse anboten, zeigten sich Unterschiede zwischen den auf den Markt gebrachten QFN-Gehäusen. Manche Hersteller wählten ein wenig kleineres DQFN-Gehäuse, während andere sich für einen größeren Footprint entschieden, um fortschrittlichere Logikbausteine in diesem modernen Gehäuse anzubieten. So beschritt etwa TI den letzteren Weg, um dadurch gleichzeitig dem Bedarf nach ausgereiften und modernen Logik-Technologien in einem kompakteren Gehäuse gerecht zu werden.

### WCSP (Wafer Chip Scale Packaging)

Mit einer Grundfläche von 1,26 mm<sup>2</sup> und einem Rastermaß von 0,5 mm ist das WCSP die kleinste auf dem Markt erhältliche Gehäuseform. Wer wissen will, wie klein das tatsächlich ist, suche das Wort Cent auf einer 1 Euro Cent-Münze: Das Gehäuse hat ungefähr die Größe des E's.

Das WCSP-Gehäuse ist ähnlich aufgebaut wie das BGA und besitzt Lötkontaktbälle (Solder-Bumps) anstelle der herkömmlichen Lead-frame-Pins. Der reine Halbleiterchip dient aufgrund seiner extrem geringen Größe als fertiges Gehäuse. Deshalb wird WCSP manchmal auch als DSBGA (Die Size Ball Grid Array) bezeichnet. WCSP unterstützt Gehäuse mit 5, 6 und 8 Pins, die im Segment der Little-Logic-Produkte gängig sind und aus Funktionen mit einem, zwei und drei Gattern bestehen.

Mit der Einführung des WCSP-Gehäuses kamen zahlreiche Fragen im Hinblick auf seine Fertigungseignung, Zuverlässigkeit und Testfähigkeit auf. Hersteller und derzeitige Benutzer haben in diesem Bereich umfang-

reiche Forschungsstudien durchgeführt. Hersteller sind dabei zu dem Ergebnis gelangt, dass sich das WCSP-Gehäuse mit den heute üblichen Großserienanlagen montieren lässt, so dass OEMs die Platzvorteile dieses Gehäuses ohne zusätzliche Produktionskosten nutzen können. Die Solder-Bumps sind bei den WCSP am Rand des Dies angebracht. Dies erlaubt den einfachen Zugang mit Prüfspitzen für Systemtests und gewährleistet die Testfähigkeit.

Aufgrund der harten Umgebungsbedingungen, denen mobile Unterhaltungselektronik ausgesetzt ist, stellt die Zuverlässigkeit ein entscheidendes Kriterium für Hersteller dar. Interne Zuverlässigkeitstests, die TI mit seinem WCSP-Gehäuse, dem NanoStar, durchführte, ergaben, dass dieses Gehäuse die strengen Anforderungen für mobile Applikationen erfüllt. Die Daten zur Zuverlässigkeit auf Platinenebene (Board Level Reliability, BLR) belegen für das NanoStar-Gehäuse einen Wert von 1.286 Zyklen von -40 bis 125°C und 1.900 Zyklen von 0 bis 100°C.

### Zusammenfassung

Der Übergang zu modernen Logikgehäusen setzt sich fort, nachdem Hersteller erkennen, dass die Vorteile von BGA, QFN und WCSP ohne die früher befürchteten Nachteile von höheren Produktionskosten, geringerer Gerätezuverlässigkeit und unsicherer Liefersituation zu haben sind. Ebenso erkennen Anbieter von Logikhalbleitern die Bedeutung moderner Gehäuse in portablen Applikationen und verpflichten sich nicht nur zu einem breiten Sortiment von Logikbausteinen, sondern auch zum Support, den die OEM-Hersteller fordern. Die Websites der Hersteller enthalten vielfältige technische Dokumentationen, etwa Design-Übersichten, Applikationsberichte und Support-Angebote, wie z. B. bei TI eine e-Mail Adresse pcbhelp@ti.com für alle Gehäusefragen.

Dieser Beitrag als PDF und weiterführende Informationen (ähnliche Beiträge, technische Daten, Direktlinks zum Hersteller etc.) sind online verfügbar auf [www.duv24.net](http://www.duv24.net)

more @ click DV034451 >

### How to use

more @ click !

1. [www.duv24.net](http://www.duv24.net)
2. „more@click“-Code in Suchfeld eingeben
3. Beitrag aufrufen und weiterführende Informationen (ähnliche Beiträge, technische Daten, Direktlinks zum Hersteller etc.) auf [www.duv24.net](http://www.duv24.net) recherchieren.